شرح مختصر :
امروزه طراحان قادر هستند که تعداد زیادی از بلاکهای عملکردی گوناگونی را با تکنولوژیهای مختلف روی یک تراشه مجتمع کنند. این بلاکهای عملکردی که هسته نامیده میشوند، میتوانند شامل بلاکهای حافظه، پردازنده، پردازنده سیگنال دیجیتال، گذرگاه سریال جهانی، منطق تعریف شده توسط کاربر و غیره باشد، و تراشه ای که شامل این بلاکهای تعبیه شده میباشد، سیستم بر تراشه نامیده میشود [Mitic & Stojsev, 2006] (شکل).
ساخت و اشکال زدایی سیستمهای پیچیده امروزه بسیار مشکل شده است. سیستم ـ برـ تراشه نیز در این خصوص مستثنی نیست، اما هزینه ساخت مدارات مجتمع این اجازه را نمیدهد که این نوع مدارات با روشهای تصحیح و خطا اشکال زدایی شوند، طراحی بایستی از همان ابتدا درست باشد [Aniket & Arunachalam, 2005].
به عنوان یک نتیجه، طراحان سیستم ـ برـ تراشه بایستی روشهایی را اتخاذ کنند تا احتمال خطاهای طراحی تا حد امکان کاهش یابد. یکی از این راه کارها، ارائه روشهای منظم در طراحی اتصالات روی یک تراشه پیچیده است. هر اشکال ارتباطی، چه بدلیل نویز یا یک خطا در زمانبندی یا پروتکل ارتباطی، نیاز بازبینی و حتی تکرار طراحی است که این هزینه گرانی را تحمیل میکند و زمان ارائه محصول به بازار را افزایش میدهد [Eggersglüß, Tille & Drechsler, 2010].
ارتباط بین بلاکهای پردازشی و ذخیره سازی سیستمهاـبرـتراشه توسط یک زیر ساخت ارتباطی صورت میگیرد. این زیر ساخت ارتباطی متشکل از یکسری سیمهای موازی است که یک گذرگاه ارتباطی استاندارد را شکل میدهند
فهرست مطالب
- فصل اول:کلیات تحقیق
- مقدمه
- بیان مسئله
- سوابق و ضرورت انجام تحقیق
- فرضیه های تحقیق
- اهداف تحقیق
- جنبه های کاربردی تحقیق
- جنبه نوآوری تحقیق
- روش انجام تحقیق
- روش و ابزار گردآوری اطلاعات
- ساختار پایان نامه
- فصل دوم: یشینه تحقیق
- مقدمه
- استانداردIEEE P1500
- كاربرد نوعي
- تکنیک خود آزمون توکار
- کارهای انجام شده
- جمع بندی
- فصل سوم:الگوهای آزمایش برا اتصالات در سیستم بر تراشه
- مقدمه
- مدل اشکال همشنوایی
- مدل MAF و توسعه یافته آن، مدل MVT
- سخت افزار مولد الگوهای آزمایش
- جمع بندی
- فصل چهارم: روش پیشنهادی برای آزمایش اتصالات در سیستم بر تراشه
- مقدمه
- معماری آزمایش
- سلول مرزی پیچنده با قابلیت پیکربندی مجدد مبتنی بر خود آزمون توکار
- دستورالعمل جدید آزمایش
- جمع بندی
- فصل پنجم: ارزیابی معماری آزمایش پیشنهادی برای اتصالات سیستم بر تراشه
- مقدمه
- شبیه سازی و سنتز معماری پیشنهادی
- جمع بندی
- فصل ششم: نتیجه گیری و پیشنهادها
- مقدمه
- نتایج حاصل از تحقیق
- نوآوری تحقیق
- پیشنهادها
- فهرست منابع و مآخذ
- منابع فارسی
- منابع لاتین
- پیوست
- پیوست (الف)
- توصیف جریان داده گیت OR دوورودی به زبان VHDL
- پیوست (ب)
- کد HSPICE برای شبیه سازی مدار ILS برای تکنولوژِی 90 نانومتر
- واژه نامه
- عنوان پایان نامه : بررسی يک روش خود آزمون توکار مبتنی بر استاندارد IEEE 1500 برای آزمايش اتصالات سیستم بر تراشه با سرعت عملکردی تراشه با استفاده از مدل MAF
قالب: word و قابل ویرایش - تعداد صفحات: 124 صفحه
- قیمت:
89000 تومان59000 تومان
قوانين و مقررات سايت مي باشد .
کليک جهت خريد کالا ، به منظور پذيرش
قوانين و مقررات سايت مي باشد .
کليک جهت خريد کالا ، به منظور پذيرش
توجه ، توجه خیلی مهم : لطفا ایمیل خود را بدون www وارد کنید و از درستی ایمیل خود مطمئن باشید زیرا علاوه بر دانلود فایل، یک نسخه از آن نیز به صورت خودکار به ایمیل شما ارسال می گردد.
بعد از پرداخت آنلاین توسط کارتهای بانکی تحت شتاب لینک دانلود فایل بصورت اتوماتیک برای شما آزاد و نمایش داده می شود و همچنین اگر در هنگام خرید ایمیل خود را وارد کرده باشید یک نسخه از فایل خریداری شده به ایمیل شما ارسال می شود.
راهنمای دانلود :
- ابتدا بر روی گزینه خرید در بالا کلیک کنید سپس نام و ایمیل خود را در کادر وارد و بر روی گزینه ” خرید که به رنگ آبی است “ کلیک کنید.
- سپس با انتقال به سامانه پرداخت و انتخاب گزینه؛ پرداخت از طریق درگاه های بانکی؛ بانک صادر کننده کارت خود را انتخاب و با پرداخت وجه، بلافاصله لینک دانلود فایل مورد نظر برای شما نمایش داده می شود و یک نسخه از آن نیز به ایمیل شما ارسال می گردد.